Family list 3 family members for: JP10112645 Derived from 2 applications.

BEST AVAILABLE COPY

1 BOOTSTRAP CIRCUIT

Publication info: JP2921510B2 B2 - 1999-07-19 JP10112645 A - 1998-04-28

2 Bootstrap circuit suitable for buffer circuit or shift register circuit Publication Info: U55949271 A - 1999-09-07

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

05829545 **Image available**
BOOTSTRAP CIRCUIT

PUB. NO.: 10-112645 [JP 10112645 A]

PUBLISHED: April 28, 1998 (19980428)
INVENTOR(s): FUJIKURA KATSUYUKI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 08-266128 [JP 96266128]

FILED: October 07, 1996 (19961007)

INTL CLASS: [6] H03K-019/094; G11C-019/28; H03K-017/06; H03K-019/0175

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits); 42.2 (ELECTRONICS --

Solid State Components); 45.2 (INFORMATION PROCESSING --

Memory Units)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

ABSTRACT

PROBLEM TO BE SOLVED: To attain a high speed operation without the need for a means such as a circuit configuration to reduce a bootstrap effect by applying a voltage less than a power supply voltage of the circuit is applied between drains and sources of all transistors(TRs) being circuit components.

SOLUTION: When the level of a clock phi. changes from H to L level and a level of an input signal IN changes from L to H level, electric charge are charged to a node N1 via a TR 33. In this case, since a node D goes to an L level, a reset state of nodes N1, N2, B and OUT is released. Then the level of the node N1 rises and TRs 35, 37 are conductive, since the level of the B, OUT rises, the level of the node N1 is set higher than a power supply voltage Vdd by the bootstrap effect via a bootstrap capacitance Cb31. On the other hand, in this case, drain-source voltages of all the TRs are less than the power supply voltage Vdd. When the input signal IN goes to an L level and the clock signal alpha, goes to an H level, the N1, B, OUT are set to an L level and then reset.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出顧公開番号

特開平10-112645

(43)公開日 平成10年(1998) 4月28日

(51) Int. Cl	1. 5	識別記号	FI			
нозк	19/094		H03K	19/094		C
GIIC	19/28		G11C	19/28		2
H03K	17/06		H03K	17/06		C
	19/0175			19/00	101	F

審査請求 有 請求項の数9 OL (全11頁)

(21) 出願番号 特顯

特顯平8-266128

(22)出顧日

平成8年(1998)10月7日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 藤倉 克之

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 ブートストラップ回路

(57)【要約】

【課題】 プートストラップ効果を小さく抑えるような 回路設計をしたり回路の電源電圧を下げなくとも、高速 動作の可能なプートストラップ回路を提供する。

【解決手段】 プートストラップ効果によりノードN1の電位が電源電圧Vddよりも高くなっていても、トランジスタTr16を介して出力OUTの電位がノードN2に印加されるため、トランジスタTr12、Tr15共にドレイン〜ソース電極間電位は電源電圧Vdd以下となる。これにより、トランジスタの耐圧をVddよりも大きくしなくとも回路設計が可能となる。



【特許請求の範囲】

-- --- ---- -- --

【請求項1】節点電圧が高電位電源電圧よりも高くなる 節点と、信号入力端子または低電位電源との間に、リセット用トランジスタを接続し、前記リセット用トランジ スタのゲート電極に制御用信号を印加する構成としたブートストラップ回路において、

1

前記回路の構成要素となる全てのトランジスタのドレイン〜ソース間に回路の電源電圧以下の電圧が印加されることを特徴とするプートストラップ回路。

【請求項2】 請求項1 に記載のプートストラップ回路に 10 おいて、電源電圧よりも高い電圧が印加される任意の2 点間に接続されるトランジスタを2個以上に直列分割 し、さらにその2個以上のトランジスタの接続節点に対して電源電圧以下の電圧を印加する手段を設けたことを 特徴とするブートストラップ回路。

【請求項3】 請求項2に記載のプートストラップ回路に おいて、前記接続節点に対して電源電圧以下の電圧をト ランジスタを介して印加することを特徴とするプートス トラップ回路。

【請求項4】請求項2に記載のプートストラップ回路に 20 おいて、前記接続節点に対して電源電圧以下の電圧を直 接印加することを特徴とするプートストラップ回路。

【請求項5】第1トランジスタの一方の主電極を高電位電源またはパルス源に接続し、前記第1トランジスタのもう一方の主電極と第2トランジスタの一方の主電極を接続してこれを出力端子とし、前記第2トランジスタのもう一方の主電極を低電位電源に接続し、前記第1トランジスタのゲート電極と第3トランジスタの一方の主電極を接続し、さらに前記第3トランジスタのもう一方の主電極を第4トランジスタの一方の主電極をに電位電源または入力端子に接続し、前記第3トランジスタ及び第4トランジスタの接続節点を前記出力端子または前記パルス源に接続したことを特徴とするプートストラップ回路

【請求項6】前記第3トランジスタ及び第4トランジスタの接続節点を第5のトランジスタの主電極を介して前記出力端子、前記パルス源、または前記高電位電源に接続したことを特徴とする請求項5記載のプートストラップ回路。

【請求項7】請求項1から6のいずれか一に記載のプートストラップ回路を薄膜トランジスタで構成したことを特徴とするプートストラップ回路。

【請求項8】 請求項1から7のいずれか一に記載のブートストラップ回路を用いて構成したことを特徴とするバッファ回路。

【請求項9】請求項1から7のいずれか一に記載のプートストラップ回路を用いて構成したことを特徴とするシフトレジスタ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シフトレジスタ回路や出力パッファ回路等に用いられるブートストラップ回路に関する。特に、回路を構成する全てのトランジスタのソース~ドレイン間に回路の電源電圧以下の電圧が印加されるブートストラップ回路に関し、このブートストラップ回路を用いて構成したパッファ回路やシフトレジスタ回路に関する。

[0000:2]

【従来の技術】マトリクス型ディスプレイ装置、イメージセンサ、或いは半導体メモリ装置等における走査信号の発生や、マトリクスアレイの駆動用として、シフトレジスタ回路やバッファ回路が良く用いられている。

【0003】これらシフトレジスタ回路の出力段やバッファ回路等にはブッシュプル型の出力回路が一般に用いられるが、例えばNチャンネル型トランジスタを用いた回路を考えると、ブッシュプル型の出力回路を構成するトランジスタのうち高電位側のトランジスタは、出力電圧の上昇に伴ってゲート〜ソース間電圧Vgsが次電での上昇に伴ってゲート〜ソース間電圧Vgsが次電ででし、Vgs

「ではオフ状態となってしまう。このため、出力電圧の振幅はVgsーVtまでしか取り出すことができた高速動作にも無理があった。そこで、ブートスの回路によれば出力電圧を電源電圧Vddまで取り出すことができ、高速動作にも有利であることから、高速性を必要とされる回路に広く用いられている。

【0004】従来のブートストラップ型バッファ回路の基本回路を図19に示す。この回路に用いるトランジスタは例えばNチャンネルトランジスタである。トランジスタTr193とTr194はブッシュブル型の出力回路を構成しており、共通接続節点が出力端子OUTとなる。一方、Tr191のソース電極とTr192のドレイン電極との共通接続節点N1はTr193のゲートを極に接続されている。ノードN1と出力端子OUTの間にはブートストラップ容量Cb191が接続されているが、これは必ずしも必要ではなくTr193のゲート~ソース間容量を利用してもよい。また、Cb191はこの図例のようにMOS容量を利用するケースが多いが、絶録層のみによる容量であってもよい。

【0005】次にその動作を図20のタイミングチャートを用いて説明する。但し、クロックΦ1、及び入力信号1NのH1~Loレベル間の電圧振幅はVdd~Vssとする。Φ1がLoレベルで、且つINがH1レベルになると、Tr191がオン状態になり、電源VddからノードN1にチャージが行われる。そして、N1の電位が上昇してTr191のゲート~ソース間電位がトランジスタの関値電圧Vtよりも小さくなると、Tr191はオフ状態となりN1の電位はVdd~Vtに保持される。一方、N1の電位の上昇に伴ってTr193もオ

ン状態となるので、出力OUTに接続された図示してい ない負荷に電荷がチャージされる。なお、負荷は一般に トランジスタのゲートや配線等から構成される容量性負 荷であることが多い。このとき負荷へのチャージ電圧は Vdd-2Vtとなる。ところで、出力OUTの電位が 上昇すると前述したプートストラップ容量Cb191を 介してN1の電位がVdd-Vtなる保持電圧よりも高 い電圧に持ち上げれられるため、Tr193はオン状態 を維持し続けてOUTの電位はさらに上昇し、プートス トラップ容量Cb191を介してN1の電位もさらに上 10 昇する。結局、N1の電位は健源電圧Vddよりも高く なるため、出力〇UTの電位はVddまで上昇してもT r 193はオン状態を維持することができる。さらに、 INがLoレベルに、Φ1がH1レベルになると、OU TがLoレベルになるとともに、N1にチャージされて いた電荷がリセット用トランジスタTェ192を介して Vssにリセットされる。以上の動作により、プートス トラップ回路は高出力、高速動作を行うことができる。 【0006】従来のプートストラップ型バッファ回路の 例としては図21に示すようなものがある。Tr211 20 はクロックΦ1のタイミングによりノードN1及び出力 OUTをVss電位にリセットするための信号を生成す る。Tr213~216、及びCb211は図19の基 本回路の構成と同じである。N1の電位は入力信号IN からのチャージによりVdd-Vtまで上昇するが、ブ ートストラップ容量Cb211を介したプートストラッ プ効果により、N1の電位は電源電圧Vddよりも高く なる。よって、このときTr217はオン状態を維持 し、出力〇UTのHIレベル電位はVddまで取り出す

【00.07】次に、従来のプートストラップ型シフトレ ジスタ回路の例として、特公平1-52934号公報に は図22の回路図に示すものが開示されている。この回 路は、1段当たり少なくとも3個のトランジスタ(Tr 221~223) で構成されている。Tr224は出力 OUTのリセットを確実にするために追加されたもので ある。1段目に着目すると、トランジスタTr222と Tr223がプッシュプル出力回路を構成しており、共 通接続節点が出力端子OUT1となる。Tr223のド レイン電極には2相クロックΦ1、Φ2のうちの何れか 40 一方(ここではゆ1)が印加される。また、Tr223 のゲート電極にはTr221のソース、ドレイン電極の 何れか一方が接続されて(ノードN1)おり、さらにT r221、222のゲート電極にはもう一方のクロック (ここではφ2) が印加される。なお、Τ r 2 2 3 のゲ ートードレイン電極間、またはゲートーソース電極間、 或いは両方にプートストラップ容量としての容量案子を 接続する場合もあり、この容量素子はMOS容量、敷い は絶縁層のみによる容量であってもよい。

ことができる。

ングチャートを参照しながら説明する。但し、クロック Φ1、Φ2、及び入力信号INのHi~Loレベル間の 電圧振幅はVdd~Vssとする。入力信号INがHi レベルの時に Φ2がHiレベルになると、ノードN1は Vdd-Vtなる電位にプリチャージされ、Tr223 はオン状態になる。しかし、このときはΦ1がLoレベ ルであるため、出力〇UTはLoレベルである。次に、 **Φ2がLoレベルになるとTr221はオフ状態になる** ので、NIの電荷は保持される。そして、ΦIがHIレ ベルになると出力〇UTの電位は上昇するが、このとき Tr223のゲート容量を介したブートストラップ効果 により、NIの電位は電源電圧Vdd以上に持ち上げら れるため、出力OUT1のH1レベル電位はVddまで 取り出すことができる。さらに、次のタイミングでΦ2 がHiレベルになると、Tr222がオン状態になって OUTがLoレベルにリセットされるとともに、N1の 電荷がTr221を介して入力IN側に放電されるの で、N1もLoレベルにリセットされる。

【0009】さらに、従来のプートストラップ型シフト レジスタ回路の別の例を図24の回路図に示す。この回 路は、1段当たり少なくとも4個のトランジスタ(Tェ 241~244)で構成されている。1段目に着目する と、トランジスタTr243とTr244がプッシュプ ル出力回路を構成しており、共通接続節点が出力端子〇 UT1となる。Tr243のドレイン電極には2相クロ ックΦ1、Φ2のうちの何れか一方(ここではΦ1)が 印加される。また、Tr243のゲート電極にはTr2 41のソース電極、及びTr242のドレイン電極が接 統されて (ノードN1) おり、Tr244のゲート電極 30 にはもう一方のクロック(ここではΦ2)が印加され る。さらに、Tr241のドレイン電極には電源Vdd もしくは入力信号IN(この例ではVdd)が印加され る。なお、Tr243のゲート~ドレイン電極間、また はゲート~ソース電極間、或いは両方にブートストラッ プ容量としての容量素子を接続する場合もあり、この容 **農業子はMOS容量、或いは絶縁層のみによる容量であ** ってもよい。

【0010】図24の回路の動作を図25に示すタイミ ングチャートを参照しながら説明する。但し、クロック Φ1、Φ2、及び入力信号 I NのH i ~Loレベル間の 電圧振幅はVdd~Vssとする。入力信号INがHi レベルの時にΦ2がH1レベルになると、ノードN1は Vdd-Vtなる電位にプリチャージされ、N1は電荷 保持状態になるとともにTr243はオン状態になる。 しかし、このときはΦ1がしοレベルであるため、出力 OUTはLoレベルである。そして、Φ1がH1レベル になると出力OUTの電位は上昇するが、このときTェ 243のゲート容量を介したブートストラップ効果によ り、NIの電位は電源電圧Vdd以上に持ち上げられる 【0008】図22の回路の動作を図23に示すタイミ 50 ため、出力OUT1のHiレベル電位はVddまで取り

出すことができる。さらに、次のタイミングでΦ2がH iレベルになると、Tr244がオン状態になってOU TがLoレベルにリセットされる。これと同じタイミン グで出力OUT2はHiレベルになり、Tr242がオ ン状態になるので、N1もLoレベルにリセットされ

【0011】図26はプートストラップ型回路を用いた インパータ回路で、特開昭61-7724号公報に開示 されているものである。入力INがHiレベルになると トランジスタTr265がオン状態になり、出力〇UT 10 はLoレベルになる。また、INがLoレベルになると オン状態にあるTr264によりOUTの電位が上昇す るので、容量Cb261を介したプートストラップ効果 によりノードN1の電位は電源電圧Vddよりも高い電 圧に持ち上げられる。

[0012]

【発明が解決しようとする課題】前項で述べた各従来例 の場合においては次のような問題点がある。すなわち、 図21のパッファ回路、及び図22、図24のシフトレ ジスタ回路では、ノードN1の電位がそれぞれ電源電圧 20 Vddよりも高くなる。このため、N1の電位をリセッ トするためのトランジスタ、すなわち図21の回路では Tr214の、また図22の回路ではTr221の、さ らに図24の回路ではTr242のドレイン~ソース電 極間に、それぞれVddよりも高い電圧が印加されるこ とになる。従って、プートストラップ効果が生じた際に 上記ノードN1の電位がトランジスタの耐圧を越えてし まった場合には、トランジスタがプレークダウンを起こ し、ひいてはトランジスタが破壊されてしまうという事

【0013】図26の回路では上述したようなりセット 用トランジスタがなく、何れのトランジスタのドレイン ~ソース電極間の電位差も電源電圧以下となる。しかし ながら、この回路方式ではTr264が常にオン状態と なっているため、入力 I NがH I レベルのときにはV d d~Vss間に定常的な電流が流れることとなり、消費 電力の増大を招くという問題がある。さらに、出力〇U TのLoレベル出力電圧はVss電位にはならずにTr 264、及びTr265で分圧したものとなるため出力 振幅が小さくなり、次段の回路の動作マージンの低下を 40 招くという問題がある。

【0014】トランジスタの耐圧の問題に対しては、プ ートストラップ効果を小さく抑えるためにノードN1の 全容量に対する高電位側出カトランジスタのゲート容量 の割合が小さくなるように回路設計をする方法がある。 具体的にはプッシュプル型出力トランジスタのサイズを 小さくしたり、プートストラップ容量を小さくする、等 の方法があげられる。しかし、このような方法では前記 高電位側トランジスタのオン抵抗が上がってしまい、動 作速度が低下するという問題がある。また、回路の電源 50 されている。そして、Trl2とTrl5の接続節点N

電圧自体を下げる方法でもトランジスタのオン抵抗が上 がるため、やはり動作速度が低下するという問題があ

【0015】本発明の目的は、上述したような問題点に 鑑み、ブートストラップ効果を小さく抑えるような回路 設計をする、回路の電源電圧を下げる、あるいはリセッ ト用トランジスタを設けない回路構成とする、等の手段 をとることなく、高速動作の可能なブートストラップ回 路を提供することにある。

[0016]

【課題を解決するための手段】本発明のブートストラッ プ回路は、節点電圧が高電位電源電圧よりも高くなる節 点と、信号入力端子または低電位電源との間に、リセッ ト用トランジスタを接続し、前記りセット用トランジス タのゲート電極に制御用信号を印加する構成としたプー トストラップ回路において、回路の構成要素となる全て のトランジスタのドレイン〜ソース間に回路の電源電圧 以下の電圧が印加されるようにしたことを特徴とする。

【0017】具体的には、その構成要素となるトランジ スタのうちドレイン〜ソース間に回路の電源電圧よりも 高い電圧が印加されるトランジスタに対して、そのトラ ンジスタを例えば2個に直列分割し、さらにその接続節 点に対して電源電圧以下の電圧を印加する手段を用いた ことを特徴とする。

【0018】本発明のプートストラップ型回路によれ ば、2個以上に直列分割されたトランジスタの各々のド レイン〜ソース間に印加される電圧は回路の電源電圧以 下となるため、回路の構成要素となる全てのトランジス タのドレイン〜ソース間に印加される電圧は回路の電源 30 電圧よりも高くなることはない。

[0019]

【発明の実施の形態】以下に、本発明の第1の実施形態 について説明する。図1は本発明のブートストラップ回 路を用いたバッファ回路における基本回路図で、図2は その動作を示すタイミングチャートである。

【0020】その回路構成を図1を参照しながら説明す る。この回路に用いるトランジスタは例えばNチャンネ ルMOS型電界効果型トランジスタであるが、Pチャン ネルトランジスタを用いた構成であってもよい。トラン ジスタTァ13とTァ14はプッシュプル型の出力回路 を構成しており、共通接続節点が出力端子OUTとな る。また、Tr11のソース電極とTr12のドレイン 電極との共通接続節点N1はTr13のゲート電極に接 **続されている。一方、Tr13のドレイン電極は高電位** 電源Vdd、もしくはクロックΦ1とは位相の異なるク ロック信号に接続されるが、本形態ではVddに接続し た例を示している。さらに、N1と低電位電源Vssと の間には2個のトランジスタTr12、及びTr15の ドレイン、ソース電極がそれぞれ直列になるように接続

2には、Tr16のソース、ドレイン電極を介して出力 OUTが印加される。Trl2とTrl5の双方のゲー ト電極にはクロックΦ1が印加される。ところで、ノー ドN1とOUTの間にはプートストラップ容量Cb11 が接続されているが、これは必ずしも必要ではなくTr 13のゲート~ソース間容量を利用してもよい。また、 Cbllはこの図例のようにMOS容量を利用するケー スが多いが、絶縁層のみによる容量であってもよい。

[0021]次に、図1の基本回路の動作を図2のタイ ックΦ1、及び入力信号INのHI~Loレベル間の電 圧振幅はVdd~Vssとしているが、これに限定され るものではない。

【0022】始めに、Φ1がLοレベルになり、且つ入 カ信号INがHIレベルになると、Tr11がオン状態 になり、高電位電源VddからノードN1にチャージが

 $Vb = Vdd - Vt + Cgs / (Cgs + Ct) \cdot Vout$

と表される。但し、CgsはTrl3のゲート~ソーズ 電極間容量とブートストラップ容量Cb11の合成容 量、CtはノードN1におけるCgs以外の容量、また 20 Voutは出力OUTの電位の上昇分である。上式よ り、Vbの最大値は2Vdd-Vtよりも小さい。この ようにN1の電位はVddよりも高くなるため、OUT の電位はVddまで上昇し、このときもTr13はオン 状態を維持する。

[0023] そして、INがLoレベルになるとTr1 1がオフ状態になり、N1へのチャージが停止する。続 いてΦ1がH1レベルになるとTr12、Tr14、T r 15がオン状態になり、OUTの電位がVssにリセ

【0024】ここで、ノードN1の電位がVddよりも 高くなっている期間に着目すると、この期間ではTг1 6 が既にオン状態であるため、出力OUTの電位がTr 16を介してノードN2に印加される。従って、Tr1 5のドレイン〜ソース間電圧はOUTのHIレベルであ るVddとなり、またTrl2のそれはVb-Vddと なる。Vbの最大値は(1)式から2Vdd-Vtであ るからTr15のドレイン~ソース間電圧の最大値はV dd-Vtとなる。なお、図2における過度的な状態を 40 考えると、Vdd-Vtを越えたN1の電位の変化は、

(1) 式で表されるように出力電位VoutがVssか ら上昇して変化するのに合わせてブートストラップ効果 が現れる。このことから、過度状態におけるTr12の ドレイン〜ソース間電圧の最大値もVddーVt以下で ある。以上のことから、本実施形態における全てのトラ ンジスタのドレイン~ソース電極間電圧は電源電圧Vd d以下となる。

【0025】以上の動作の中で、Tr14のゲート電極 に印加するクロックはΦ1とはタイミングの異なるもの 50 と、B、OUTの電位が上昇するので、Cb31を介し

行われる。そして、N1の単位が上昇してTr11のゲ ート〜ソース間電圧がトランジスタの閾値電圧Vtより も小さくなると、Trllはオフ状態となりN1の電位 はVdd-Vtに保持される。一方、NIの電位の上昇 に伴ってTrl3もオン状態となるので、出力OUTに 接続された図1に示していない負荷に電荷がチャージさ れる。なお、魚荷は一般にトランジスタのゲートや配線 等から構成される容量性負荷であることが多い。このと き負荷へのチャージ電圧はVdd-2Vtとなる。とこ ミングチャートを参照しながら説明する。ここで、クロ 10 ろで、出力〇UTの電位が上昇すると前述したプートス トラップ容量Cbl1を介してN1の電位がVdd-V tなる保持電圧よりも高い電圧に持ち上げれられるた め、Trl3はオン状態を維持し続けてOUTの電位は さらに上昇し、ブートストラップ容量Cb11を介して N1の電位もさらに上昇する。このときのN1の電位V bは

..... (1)

であっても良いが、好ましくはそのクロックがHIから Loレベルに変化するタイミングが、Φ1がH1からL oレベルに変化するタイミングか、入力信号INがLo からHiレベルに変化するタイミングの何れよりも遅く

【0026】なお、本実施の形態のブートストラップ回 路は、一般的には半導体基板上に不純物導入、及び熱拡 散行程等を施すことにより作製されたトランジスタによ り構成されるが、薄膜トランジスタを用いて本回路を構 成してもよい。すなわち、絶縁性基板上に半導体層を堆 積し、これをレーザー、熱、もしくは光等により活性化 する。そしてこの上に絶縁層を堆積後ゲート電極を形成 した半導体領域に不純物を導入することにより再膜トラ ンジスタが作製されるが、作成方法は必ずしも今述べた 方法に限定されるものではない。

[0027]

(実施例1) 次に、本発明のパッファ回路の1実施例に ついて説明する。

[0028] 図3は本発明のプートストラップ回路を用 いたパッファ回路の1実施例を示す回路図、また図4は その動作タイミングチャートである。

【0029】その動作を図3、及び図4を参照しながら 説明する。図3中Tr33~36、Tr39、Tr31 0、及びCb31は図1の基本回路のものと同じであ る。クロックΦ1がHIからLoレベルになり、また入 力信号INがLoからHIレベルになると、Tr33を 介してノードN1に電荷がチャージされる。このときノ ードDはLoレベルになるため、ノードN1、N2、 B、及びOUTのリセットは解除される。やがてN1の **鑑位が上昇してTr35、Tr37がオン状態になる**

ZZ. UUP. ZUUJ 10.17

たプートストラップ効果によりN1の電位は電源電圧V ddよりも高くなる。一方、このときBの電位はVdd となり、これをTr310を介してN2に印加すること により、全てのトランジスタのドレイン~ソース電極間 電圧は電源電圧Vdd以下となる。そして、INがLo レベルになるとN 1 へのチャージが停止し、さらにΦ 1 がHIレベルになると、N1、B、OUTはLoレベル にリセットされる。

[0030] (実施例2) 図5は本発明のブートストラ ップ回路を用いたパッファ回路の他の実施例を示す回路 10 図である。前記図3の実施例1との違いは、図3のTr 310を省略し、ノードBをTr34とTr39の接続 節点に直接に接続した点である。その動作タイミングチ ャートは実施例1のタイミングチャート図4と同様であ り、動作もほとんど同じであるため、詳細は省略する。 本実施例においても全てのトランジスタのドレイン〜ソ 一ス種極間電圧は電源電圧Vdd以下となる。

[0031] (実施例3) 図6は本発明のプートストラ ップ型回路を用いたシフトレジスタ回路における第1の 基本回路図で、図8はその動作を示すタイミングチャー 20 トである。

【0032】その回路構成を図6を参照しながら説明す る。この回路に用いるトランジスタは例えばNチャンネ ルMOS型電界効果型トランジスタであるが、Pチャン ネルトランジスタを用いた構成であってもよい。トラン ジスタTr63とTr62はブッシュプル型の出力回路 を構成しており、共通接続節点が出力端子OUT1とな る。TF63のゲート電極と入力信号INとの間には2 個のトランジスタTェ61、及びTェ64のドレイン、 ソース電極がそれぞれ直列になるように接続されてい る。そして、Tr61とTr64の接続節点N2には、 Tr65のソース、ドレイン電極を介して出力〇UTが

 $Vb = Vdd - Vt + Cg/(Cg + Ct) \cdot Vout$

と表される。但し、CgはTr63のゲート電極容量と 図示していないプートストラップ容量の合成容量、Ct はノードN1におけるCg以外の容量、またVoutは 出力OUT1の電位の上昇分である。上式より、Vbの 最大値は2 V d d - V t よりも小さい。さらに次のタイ ミングでゆ2がHIレベルになると、OUTはTr62 によりLoレベルにリセットされ、N1、及びN2の電 40 荷はLoレベルとなったIN側にリセットされる。

【0035】ここで、ノードN1の電位がVddよりも 高くなっている期間に着目すると、この期間ではTr6 5がオン状態であるため、出力OUTの電位がTr65 を介してノードN2に印加される。このときのN2の電 位はVdd-Vtとなる。従って、Tr64のドレイン ~ソース間盤圧はVdd-Vtとなり、またTェ61の それはVb-(Vdd-Vt)となる。Vbの最大値は (2) 式から2 Vdd - Vt であるからTr 6 1 のドレ イン~ソース間電圧の最大値はVddとなる。なお、図 50 +2段先の出力〇UT3を印加する。

印加されるが、OUTに限らず、Φ1またはVddをN 2に印加しても良い。Tr65のゲート電極にはΦ1が 印加される。なお、Tr63のドレイン電極には2相ク ロックΦ1、Φ2のうちの何れか一方(ここではΦ1) が印加される。また、Tr63のゲート電極にはTr6 1のソース、ドレイン電極の何れか一方が接続されて (ノードN1) おり、さらにTr64、Tr61、Tr 62のゲート電極にはもう一方のクロック (ここではΦ 2)が印加される。なお、ここでは図示していないが、 Tr63のゲート~ドレイン電極間、またはゲート~ソ ース電極間、或いは両方にプートストラップ容量として の容量素子を接続する場合もあり、この容量素子はMO S容量、或いは絶縁層のみによる容量であってもよい。 【0033】次に、図6の基本回路の動作を1段目に着 目して図8のタイミングチャートを参照しながら説明す る。但し、クロックΦ1、及び入力信号INのHI~L oレベル間の電圧振幅はVdd~Vssとする。

【0034】始めに、入力信号INがHIレベルで且つ クロックΦ2がH1レベルになると、T164、及びT r61がオン状態になり、ノードN1、及びN2にVd d-Vtなる電圧がプリチャージされる。このとき、T r 6 3 はオン状態となるが、Φ1 がL O レベルであるた め、出力OUT1はLoレベルのままである。そして、 次のタイミングでΦ2がLoレベルになるとN1にチャ ージされた電荷保持される。一方でΦ1がH1レベルに なり、 Φ1からTr63を介して電荷が供給されてOU T1はH1レベルとなる。ここで、Tr63のゲート~ ドレイン電極、及びゲート〜ソース電極間には容量が存 在するため、それぞれの容量分を介したプートストラッ 30 プ効果によりNIの電位がVdd-Vtなる保持電圧よ りも高い電圧に持ち上げれられ、Tr63はオン状態を 維持し続ける。このときのN1の電位Vbは

..... (2)

6における過度的な状態を考えると、Vdd-Vtを越 えたN1の電位の変化は、クロックΦ1、及び出力電位 VoutがVssから上昇して変化するのに合わせてブ ートストラップ効果が現れる。このことから、過度状態 におけるTr61のドレイン~ソース間電圧の最大値も Vdd以下である。以上のことから、本実施例における 全てのトランジスタのドレイン〜ソース電極間電圧は電 源電圧Vdd以下となる。

【0036】(突施例4)図7は本発明のプートストラ ップ回路を用いたシフトレジスタ回路の1実施例を示す 回路図、また図8はその動作タイミングチャートであ

【0037】その動作を図7、及び図8を参照しながら 説明する。図7中Tr71~75は図6の基本回路のも のと同じである。また、Tr76は出力OUT1と低電 位電源Vssとの間に接続され、そのゲート電極にはn

【0038】 クロックΦ2がHiレベルでTr74、及 ぴTェ71がオン状態になり、入力信号INがHiレベ ルになるとノードN1、及びN2にVdd-Vtなる電 圧がプリチャージされる。このとき、Tr73はオン状 態となるが、Φ1がLoレベルであるため、出力OUT 1はLoレベルのままである。そして、次のタイミング で中2がLoレベルになるとN1にチャージされた電荷 は保持される。一方でΦ1がHiレベルになり、Φ1か らTr73を介して電荷が供給されてOUT1はHiレ ベルとなる。ここで、Tェ73のゲート~ドレイン電 極、及びゲート〜ソース電極間の容量を介したブートス トラップ効果によりN1の電位がVdd-Vtなる保持 電圧よりも高い電圧に持ち上げれられ、Tr73はオン 状態を維持し続ける。さらに次のタイミングでΦ2がH Iレベルになると、OUT1はTr?2によりLoレベ ルにリセットされ、NI、及びN2の電荷はLoレベル となった I N側にリセットされる。

【0039】ここでTr76は、2段目のノードN1、 N2をリセットする際に、電荷再配分によりOUT1の Loレベル電位が変動するのを防ぐためのものである。 【0040】 (実施例5) 図9は本発明のプートストラ ップ回路を用いたシフトレジスタ回路の他の実施例を示 す回路図である。図7との違いはTr75のドレイン、 ソース電極を、クロックΦ1またはΦ2~ノードN2の 間に接続した点である。回路の動作は図7とほとんど同 じであるため、詳細は省略する。

【0041】 (実施例6) 図10は本発明のブートスト ラップ回路を用いたシフトレジスタ回路の他の実施例を 示す回路図、また図11はその動作タイミングチャート である。図6の基本回路との違いは、ノードN1、及び 30 N2の電荷をIN側ではなくVss側にリセットするよ うにした点である。すなわち、ノードN1と低電位側電 源Vssとの間には2個のトランジスタTェ102、及 びTr105のドレイン、ソース電極がそれぞれ直列に なるように接続されている。なお、Tr101のゲート 電極には入力信号INが、またドレイン電極には高電位 側電源Vddが印加されるが、INはTr101のゲー ト電板、及びドレイン電極に印加してもよい。また、こ の回路に用いるトランジスタは例えばNチャンネルMO S型電界効果型トランジスタであるが、Pチャンネルト 40 ランジスタを用いた構成であってもよい。

【0042】その動作を1段目に着目して図10、及び 図11を参照しながら説明する。

【0043】入力信号INがHIレベルになると、Tr 101がオン状態になり、ノードN1にVdd-Vtな る健圧がプリチャージされる。このとき、Tr103は オン状態となるが、Φ1がL0レベルであるため、出力 OUTはLoレベルのままである。そして、次のタイミ ングでINがLoレベルになるとN1にチャージされた 電荷は保持される。一方でΦ1がH1レベルになり、Φ 50 略し、Tr102とTr105の接続節点に出力OUT

1からTr103を介して電荷が供給されて〇UT1は HIレベルとなる。ここで、Trl03のゲート~ドレ イン電極、及びゲート~ソース電極間容量を介したブー トストラップ効果によりN1の電位がVdd-Vtなる 保持電圧よりも高い電圧に持ち上げれられ、Tr103 はオン状態を維持し続ける。さらに次のタイミングで中 2がHIレベルになると、OUT1はTr104により Loレベルにリセットされる。また、これと同時に次段 出力OUT2がHiレベルとなるので、これによりTr 102、及びTr106がオン状態になり、N1、N2 の電荷はVss側にリセットされる。

【0044】 (実施例7) 図12は本発明のプートスト ラップ回路を用いたシフトレジスタ回路の他の実施例を 示す回路図である。図10との違いはTr106のドレ イン、ソース電極を、1段毎にクロックΦ1またはΦ2 ~ノードN2の間に交互に接続した点である。回路の動 作は図10とほとんど同じであるため、詳細は省略す る。

[0045] (突施例8) 図13は本発明のブートスト ラップ回路を用いたシフトレジスタ回路の他の実施例を 示す回路図である。図10との違いはTr106のドレ イン、ソース電極を、高電位側電源Vdd~ノードN2 の間に接続した点である。回路の動作は図10とほとん ど同じであるため、詳細は省略する。

【0046】 (実施例9) 図14は本発明のブートスト ラップ回路を用いたシフトレジスタ回路の他の実施例を 示す回路図である。図10との違いはTr106のゲー ト電極を、1段毎にクロックΦ1またはΦ2に交互に接 続した点である。回路の動作は図10とほとんど同じで あるため、詳細は省略する。

[0047] (実施例10) 図15は本発明のプートス トラップ回路を用いたシフトレジスタ回路の他の実施例 を示す回路図である。図10との進いはTr106のゲ ート電極を、1段毎にクロックΦ1またはΦ2に交互に 接続し、さらにTr106のドレイン、ソース電極を、 1段毎にクロックΦ1またはΦ2~ノードN2の間に交 互に接続した点である。回路の動作は図10とほとんど **問じであるため、詳細は省略する。**

【0048】 (実施例11) 図16は本発明のプートス トラップ回路を用いたシフトレジスタ回路の他の実施例 を示す回路図である。図10との違いはTr106のゲ **ート電極を、1段毎にクロックΦ1またはΦ2に交互に** 接続し、さらにTrlO6のドレイン、ソース電極を、 高電位側電源Vdd~ノードN2の間に接続した点であ る。回路の動作は図10とほとんど同じであるため、詳 細は省略する。

[0049] (実施例12) 図17は本発明のプートス トラップ回路を用いたシフトレジスタ回路の他の実施例 を示す回路図である。図10との違いはTr106を省

1を直接接続した点である。本実施例によれば、1段当 たりに使用するトランジスタの数を1個少なくすること ができる。回路の動作は図10とほとんど同じであるた め、詳細は省略する。

【0050】(実施例13)図18は本発明のプートス トラップ回路を用いたシフトレジスタ回路の他の実施例 を示す回路図である。図10との違いはTr106を省 略し、Tr102とTr105の接続節点に1段毎にク ロックΦ1またはΦ2を交互に直接接続した点である。 本実施例によれば、1段当たりに使用するトランジスタ 10 の数を1個少なくすることができる。回路の動作は図1 0とほとんど同じであるため、詳細は省略する。

【0051】なお、以上の実施例ではプートストラップ 回路の構成要素となるトランジスタのうちドレイン~ソ 一ス間に回路の電源電圧よりも高い電圧が印加されるト ランジスタに対して、そのトランジスタを2個に直列分 割した例について述べたが、トランジスタを3個以上に 分割して、それぞれの接続節点に電源電圧以下の電圧を 印加しても良い。

[0052]

【発明の効果】以上説明したとおり、本発明のプートス トラップ回路によれば、ブートストラップ効果を小さく 抑えるような回路設計をしたり回路の電源電圧を下げな くとも、高速動作の可能なパッファ回路、またはシフト レジスタ回路を提供することができるという効果があ る。その理由は、回路の構成要素となる全てのトランジ スタのドレイン〜ソース間に回路の電源電圧以下の電圧 が印加されるようにしたからである。

【図面の簡単な説明】

【図1】本発明のブートストラップ型回路を用いたパッ 30 ファ回路における基本回路図である.

【図2】図1の本発明の基本回路図の動作を示すタイミ ングチャートである.

【図3】本発明のプートストラップ回路を用いたバッフ ァ回路の1実施例を示す回路図である。

【図4】図3の本発明の実施例の動作を示すタイミング、 チャートである。

【図5】本発明のブートストラップ回路を用いたバッフ ァ回路の他の実施例を示す回路図である。

トレジスタ回路における第1の基本回路図である。

【図7】本発明のブートストラップ回路を用いたシフト レジスタ回路の1実施例を示す回路図である。

【図8】 図6の本発明の実施例の動作を示すタイミング チャートである。

【図9】本発明のブートストラップ回路を用いたシフト レジスタ回路の他の実施例を示す回路図である。

【図10】本発明のプートストラップ回路を用いたシフ

トレジスタ回路の他の実施例を示す回路図である。

【図11】図10の本発明の実施例の助作を示すタイミ ングチャートである。

【図12】本発明のブートストラップ回路を用いたシフ トレジスタ回路の他の実施例を示す回路図である。

【図13】本発明のプートストラップ回路を用いたシフ トレジスタ回路の他の実施例を示す回路図である。

【図14】本発明のプートストラップ回路を用いたシフ トレジスタ回路の他の実施例を示す回路図である。

【図15】本発明のブートストラップ回路を用いたシフ トレジスタ回路の他の実施例を示す回路図である。

【図16】 本発明のプートストラップ回路を用いたシフ トレジスタ回路の他の実施例を示す回路図である。

【図17】本発明のブートストラップ回路を用いたシフ トレジスタ回路の他の実施例を示す回路図である。

【図18】 本発明のプートストラップ回路を用いたシフ トレジスタ回路の他の実施例を示す回路図である。

【図19】従来のプートストラップ型パッファ回路の基 本回路図である。

20 【図20】図19の従来例の動作を示すタイミングチャ ートである。

【図21】従来のプートストラップ型パッファ回路の例 を示す回路図である。

【図22】従来のブートストラップ型シフトレジスタ回 路の例を示す回路図である。

【図23】図22の従来例の助作を示すタイミングチャ ートである。

【図24】従来のプートストラップ型シフトレジスタ回 路の別の例示す回路図である。

【図25】図24の従来例の動作を示すタイミングチャ ートである。

【図26】従来のブートストラップ型インパータ回路の 例を示す回路図である。

【符号の説明】

Tr11~Tr16, Tr31~Tr310, Tr61 ~Tr65, Tr71~76, Tr101~Tr10 6, Tr191~Tr194, Tr211~Tr21 8, Tr 2 2 1~Tr 2 2 4, Tr 2 4 1~Tr 2 4 4 トランジスタ

[図6] 本発明のプートストラップ型回路を用いたシフ 40 Cb11、Cb31、Cb191、Cb211 プート ストラップ容量

Vdd 高電位側電源


Vss 低電位側電源


Φ1、Φ2 クロック信号


・IN 入力信号

OUT、OUT 1~OUT 3 出力信号


N1、N2、B、D ノード







[図26]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.